IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Yoshiaki FUKUZUMI			GAU:	
SERIAL NO	:New Application		EXAMINER:	
FILED:	Herewith			
FOR:	: MAGNETIC MEMORY DEVICE HAVING A PLURALITY ELEMENTS ARRANGED IN A MATRIX FORM AND MET SAME			
REQUEST FOR PRIORITY				
	ONER FOR PATENTS RIA, VIRGINIA 22313			
SIR:				
☐ Full benefit of the filing date of U.S. Application Serial Number provisions of 35 U.S.C. §120.			, filed	, is claimed pursuant to the
☐ Full bene §119(e):		J.S. Provisional Application(s) <u>Application No.</u>	is claimed pu <u>Date Fi</u>	ursuant to the provisions of 35 U.S.C. iled
Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.				
In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:				
COUNTRY Japan		APPLICATION NUMBER 2003-208089		ONTH/DAY/YEAR Igust 20, 2003
Certified copies of the corresponding Convention Application(s) are submitted herewith				
☐ will be submitted prior to payment of the Final Fee				
☐ were filed in prior application Serial No. filed				
☐ were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.				
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and				
☐ (B) Application Serial No.(s)				
☐ are submitted herewith				
☐ will be submitted prior to payment of the Final Fee				
			Respectfully	Submitted,
			OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.	
			G/mmMErlland	
Customer Number			Marvin J. Spivak	
			Registration No. 24,913	
22850 Tel (20) 413 2000			C. Irvin McClelland Registration Number 21,124	
Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)				



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 8月20日

出 願 番 号 Application Number:

特願2003-208089

[ST. 10/C]:

[JP2003-208089]

出 願 人
Applicant(s):

株式会社東芝

特許庁長官 Commissioner, Japan Patent Office 2003年10月 1日





【書類名】 特許願

【整理番号】 A000205536

【提出日】 平成15年 8月20日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 27/10

【発明の名称】 磁気記憶装置及びその製造方法

【請求項の数】 13

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】 福住 嘉晃

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

ページ: 2/E

【選任した代理人】

【識別番号】 100108855

【弁理士】

【氏名又は名称】 蔵田 昌俊

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【手数料の表示】

【予納台帳番号】 011567

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

磁気記憶装置及びその製造方法

【特許請求の範囲】

【請求項1】 マトリクス状に配置される複数の磁気抵抗効果素子を備え、 前記各磁気抵抗効果素子は、前記磁気抵抗効果素子の長軸及び短軸をそれぞれ 長径および短径とする楕円に実質的に内接したパターン形状を有し、

隣接する前記磁気抵抗効果素子の前記長軸方向の配置周期は、前記短軸方向の 配置周期よりも大きいこと

を特徴とする磁気記憶装置。

【請求項2】 マトリクス状に配置される複数の磁気抵抗効果素子を備え、 前記各磁気抵抗効果素子は、各々の中心が長方形の角部に配置され、且つ各々 の長軸方向と短軸方向を一致させて隣接して配置された4つの楕円で挟まれた領 域に対応するパターン形状を有し、

隣接する前記磁気抵抗効果素子の長軸方向の配置周期は、短軸方向の配置周期 よりも大きいこと

を特徴とする磁気記憶装置。

【請求項3】 前記各磁気抵抗効果素子の外周の少なくとも一部は、前記磁 気抵抗効果素子の内側の方向に凸な形状を有すること

を特徴とする請求項1又は請求項2に記載の磁気記憶装置。

【請求項4】 前記各磁気抵抗効果素子の面積は、長軸及び短軸をそれぞれ 長径及び短径とする楕円の面積よりも小さいこと

を特徴とする請求項1乃至請求項3のいずれか1項に記載の磁気記憶装置。

【請求項5】 前記磁気抵抗効果素子は、固着層、トンネルバリア層、記録層、及びキャップ層を含むこと

を特徴とする請求項1乃至請求項4のいずれか1項に記載の磁気記憶装置。

【請求項6】 更に前記磁気抵抗効果素子は、前記キャップ層上に前記磁気 抵抗効果素子の形状と同一の形状を有するハードマスク層を有すること

を特徴とする請求項5に記載の磁気記憶装置。

【請求項7】 更に前記磁気抵抗効果素子の下に形成される第1の書き込み

用配線と、前記磁気抵抗効果素子の上に前記第1の書き込み用配線に交差するように形成される第2の書き込み用配線とを有すること

を特徴とする請求項1乃至請求項6のいずれか1項に記載の磁気記憶装置。

【請求項8】 半導体基板の主表面上に、磁気抵抗効果素子となる材料を形成する工程と、

前記磁気抵抗効果素子となる材料上にフォトレジストを形成する工程と、

前記フォトレジストにおける、隣接する4つの前記磁気抵抗効果素子の形成予 定領域の中心に、それぞれ開口部を形成する工程と、

前記開口部を等方的にエッチングすることにより前記開口部を等方的に広げ、 前記開口部の少なくとも長軸の両端部及び短軸の両端部を、隣接する前記開口部 の長軸の両端部及び短軸の両端部とオーバーラップさせる工程と、

残存するフォトレジストをマスクとして用いて、前記磁気抵抗効果素子となる 材料をエッチングすることにより、複数の磁気抵抗効果素子を形成する工程とを 具備すること

を特徴とする磁気記憶装置の製造方法。

【請求項9】 前記磁気抵抗効果素子となる材料を形成する工程の前に、半導体基板の主表面上に、第1の書き込み用配線を形成する工程を更に有することを特徴とする請求項8に記載の磁気記憶装置の製造方法。

【請求項10】 残存する前記フォトレジストをマスクとして用いて複数の磁気抵抗効果素子を形成する工程の後に、全面に層間絶縁膜を形成する工程と、前記複数の磁気抵抗効果素子上に対応する前記層間絶縁膜中に、前記第1の書き込み用配線と交差するように第2の書き用配線を形成する工程とを更に有すること

を特徴とする請求項8又は請求項9に記載の磁気記憶装置の製造方法。

【請求項11】 半導体基板の主表面上に、磁気抵抗効果素子となる材料を 形成する工程と、

前記磁気抵抗効果素子となる材料上の全面に第1のハードマスク材を形成する 工程と、

前記第1のハードマスク材上の全面に第2のハードマスク材を形成する工程と

前記第2のハードマスク材上の全面にフォトレジストを形成する工程と、隣接する4つの前記磁気抵抗効果素子となるべき位置の中心に、長方形のマスクパターンを用いて前記フォトレジストに第1の開口部を形成する工程と、

前記第1の開口部を形成されたフォトレジストをマスクとして用いて前記第2 のハードマスク材に第2の開口部を形成する工程と、

前記マスクとして用いたフォトレジストを除去する工程と、

前記第2の開口部を等方的にエッチングすることにより前記第2の開口部を等方的に広げ、前記第2の開口部の少なくとも長軸の両端部及び短軸の両端部を、 隣接する前記第2の開口部の長軸の両端部及び短軸の両端部とオーバーラップさせる工程と、

前記残存する第2のハードマスク材をマスクとして用いて、第1のハードマスク材及び磁気抵抗効果素子となる材料をエッチングすることにより、ハードマスク層を有する複数の磁気抵抗効果素子を形成する工程とを具備することを特徴とする磁気記憶装置の製造方法。

【請求項12】 前記磁気抵抗効果素子となる材料を形成する工程の前に、 半導体基板の主表面上に、第1の書き込み用配線を形成する工程を更に有すること

を特徴とする請求項11に記載の磁気記憶装置の製造方法。

【請求項13】 前記複数の磁気抵抗効果素子を形成する工程の後に、全面に層間絶縁膜を形成する工程と、前記ハードマスク層を有する複数の磁気抵抗効果素子の上における前記層間絶縁膜中に、前記第1の書き込み用配線と交差するように第2の書き用配線を形成する工程とを更に有すること

を特徴とする請求項11又は請求項12に記載の磁気記憶装置の製造方法。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1\]$

【発明の属する技術分野】

この発明は磁気記憶装置及びその製造方法に関し、例えばMRAM等に適用されるものである。

[0002]

【従来の技術】

磁気ランダムアクセスメモリ(Magnetic Random Access Memory; 以下MRA Mと略記)とは、情報の記録担体として強磁性体の磁化方向を利用した、記録情報を随時、書き換え、保持、読み出すことができる固体メモリの総称である。

[0003]

MRAMのメモリセルは、通常複数の強磁性体を積層した構造を有する。情報の記録は、メモリセルを構成する複数の強磁性体の磁化の相対配置が、平行か、反平行であるかを2進の情報"1"、"0"に対応させて行う。記録情報の書き込みは、各セルの強磁性体の磁化方向を、クロスストライプ状に配置された書き込み線に電流を流して生じる電流磁界によって反転させることによって行われる。MRAMは、記録保持時の消費電力が原理的にゼロであり、また電源を切っても記録保持が行われる不揮発性メモリである。記録情報の読み出しは、メモリセルの電気抵抗が、セルを構成する強磁性体の磁化方向とセンス電流との相対角、または複数の強磁性層間の磁化の相対角によって変化する現象、いわゆる磁気抵抗効果を利用して行う。

$[0\ 0\ 0\ 4]$

MRAMは、従来の誘電体を用いた半導体メモリとその機能を比較すると、(1)完全な不揮発性であり、また10¹⁵回以上の書き換え回数が可能であること。(2)非破壊読み出しが可能であり、リフレッシュ動作を必要としないため読み出しサイクルを短くすることが可能であること。(3)電荷蓄積型のメモリセルに比べ、放射線に対する耐性が強いこと、等の多くの利点を有している。MRAMの単位面積あたりの集積度、書き込み、読みだし時間は、おおむねDRAMと同程度となりうることが予想される。従って不揮発性という大きな特色を生かし、携帯機器用の外部記録装置、LSI混載用途、さらにはパーソナルコンピュータの主記憶メモリへの応用が期待されている。

$[0\ 0\ 0\ 5]$

現在実用化の検討が進められているMRAMとしては、メモリセルに強磁性トンネル接合(Magnetic Tunnel Junction: 以下MTJと略記)を用いるMTJ

素子がある(例えば、非特許文献 1 参照)。上記MT J 素子は、主として強磁性層/絶縁層/強磁性層からなる三層構造であり、電流は絶縁層をトンネルして流れる。接合の抵抗値は、両強磁性金属層の磁化の相対角の余弦に比例して変化し、両磁化が反平行の場合に極大値をとる。これがトンネル磁気抵抗効果であり、例えばNiFe/Co/Al2O/Co/NiFeでは、50Oe以下の低磁界において25%を越える磁気抵抗変化率が見いだされている。MT J 素子の構造としては、両方の強磁性体の保持力の差を利用してデータを保持する保持力差型のものに加えて、磁界感度改善あるいは書き込み電流低減を目的として、一方の強磁性体に隣接して反強磁性体を配置し、磁化方向を固着させたいわゆるスピンバルブ構造のものが知られている(例えば、非特許文献 2 参照)。

[0006]

しかしながらギガビット級の集積度を持つMRAMを開発するためには、解決すべき課題が幾つか残っている。主なものは、まず第1に、データ保持特性を保ったまま、書き込み電流値を低減することである。第2に、例えばMTJ素子の加工時の素子形状のばらつきにより発生する、トンネル抵抗値のばらつきを極力抑えることである。上記素子形状のばらつきを抑えることが出来るとしても、安価な製造方法というものはなかった。さらに、上記第1及び第2のいずれの課題も、微細化が進むにつれて解決が困難になると推測され、信頼性の高いMRAMの実現のために解決すべき問題である。

[0007]

【非特許文献1】

ISSCC 2000 (Digest Paper TA7. 2 A 10ns Read a nd Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell)

[0008]

【非特許文献 2 】

Jpn. J. Appl. Phys. Vol. 36, L 200, 1997 (Spin-Valve-Like Properties of Ferromagnetic Tunnel Junction)

[0009]

【発明が解決しようとする課題】

上記のように従来の磁気記憶装置は、データ保持特性を維持しながら書き込み 電流を低減することが出来ない、という問題があった。

$[0\ 0\ 1\ 0]$

さらに従来の磁気記憶装置の製造方法は、磁気記憶装置を安価でしかも均一な 形状に形成することが出来ない、という問題があった。

[0011]

この発明は上記事情に鑑みてなされたもので、データ保持特性を維持しながら 書き込み電流を低減することが出来る磁気記憶装置を提供すること、を目的とす る。

[0012]

さらに上記磁気記憶装置を安価でしかも均一な形状に形成することが出来る磁 気記憶装置の製造方法を提供すること、を目的とする。

[0013]

【課題を解決するための手段】

この発明の一態様に係る磁気記憶装置は、マトリクス状に配置される複数の磁気抵抗効果素子を備え、前記各磁気抵抗効果素子は、前記磁気抵抗効果素子の長軸及び短軸をそれぞれ長径および短径とする楕円に実質的に内接したパターン形状を有し、隣接する前記磁気抵抗効果素子の前記長軸方向の配置周期は、前記短軸方向の配置周期よりも大きいことを具備している。

[0014]

上記のように、前記磁気抵抗効果素子のパターン形状は、前記磁気抵抗効果素子の長軸及び短軸をそれぞれ長径および短径とする楕円に実質的に内接したパターン形状を有する。そのため、少なくとも前記磁気抵抗効果素子の面積は、前記磁気抵抗効果素子の長軸および短軸をそれぞれ長径および短径とする楕円の面積よりも小さくなり、書き込み電流を低減することが出来る。さらに上記のように、隣接する前記磁気抵抗効果素子の前記長軸方向の配置周期は、前記短軸方向の配置周期よりも大きい。そのため、磁気抵抗効果素子の長軸端に現れる磁極により発生する隣接する磁気抵抗効果素子同士の磁気的な干渉を回避し、データ保持

特性を維持することが出来る。

[0015]

またこの発明の一態様に係る磁気記憶装置の製造方法は、半導体基板の主表面上に、磁気抵抗効果素子となる材料を形成する工程と、前記磁気抵抗効果素子となる材料上にフォトレジストを形成する工程と、前記フォトレジストにおける、隣接する4つの前記磁気抵抗効果素子の形成予定領域の中心に、それぞれ開口部を形成する工程と、前記開口部を等方的にエッチングすることにより前記開口部を等方的に広げ、前記開口部の少なくとも長軸の両端部及び短軸の両端部を、隣接する前記開口部の長軸の両端部及び短軸の両端部とオーバーラップさせる工程と、残存するフォトレジストをマスクとして用いて、前記磁気抵抗効果素子となる材料をエッチングすることにより、複数の磁気抵抗効果素子を形成する工程とを具備している。

[0016]

上記のような構成によれば、前記開口部を等方的にエッチングして前記開口部を等方的に広げることにより、所望の形状を有する磁気抵抗効果素子と同一のフォトレジストを容易に残存させることが出来る。その後、残存するフォトレジストをマスクとして用いることにより、所望の磁気抵抗効果素子のパターン形状を形成する。そのため、マスク工程を増加することなく複数の磁気抵抗効果素子を形成することが出来る。その結果、磁気抵抗効果素子を安価でしかも均一な形状に形成することが出来る。

[0017]

【発明の実施の形態】

以下、この発明の一実施の形態について図面を参照して説明する。なお、この 説明においては、全図にわたり共通の部分には共通の参照符号を付す。

$[0\ 0\ 1\ 8]$

図1乃至図4を用いて、この発明の一実施形態に係る磁気記憶装置を説明する。図1は、この発明の一実施形態に係る磁気記憶装置のメモリセルアレイ例を模式的に示す平面図である。図2は、図1におけるY-Y´線で切り矢印の方向に見た断面構造図である。図3は、図1におけるX-X´線で切り矢印の方向に見

た断面構造図である。図4は、外形が楕円形状を有するMTJ素子及びこの実施 形態に係る形状を有するMTJ素子のアステロイド曲線を示すグラフである。

[0019]

先ず、図1乃至図3を用いてこの実施形態に係る磁気記憶装置の平面構造及び 断面構造を説明する。尚、図1に示す<nm>(n, mは整数)は<ロウ(row) カラム(column)>を意味する。

[0020]

図1乃至図3に示すように、半導体基板20の主表面上のロウ方向に沿ってワード線WL(WL<0>~WL<2>)が形成され、カラム方向に沿ってビット線BL(BL<0>~BL<2>)が形成される。上記ワード線WL及びビット線BLに挟まれる交点には、マトリクス状に複数のMTJ素子(MTJ<00>~MTJ<22>)が形成される。さらに、MTJ素子の間を埋めるように半導体基板20の主表面上に、層間絶縁膜21-1~21-4が形成される。上記MTJ素子は、層間絶縁膜21-2上に形成され、下地導電層23、固着層(ピン層)24、トンネルバリア層25、記録層(フリー層)26、及びキャップ層27により構成される。

[0021]

上記下地導電層23は、例えばTa層28、A1層29、及びTa層30が積層されることにより形成される。上記固着層24は、Ta層30上に例えば、NiFe層31、IrMn層32、及びCoFe層33が積層されることにより形成される。上記記録層26は、例えばA12O3からなるトンネルバリア層26上に、例えばCoFe層34、及びNiFe層35が積層されることにより形成される。上記キャップ層27は、NiFe層35上に例えば、Ta層28、A1層29、及びTa層30が積層されることより形成される。

[0022]

上記各MT J 素子とワード線W L とを接続するために、層間絶縁膜 21-2 中にコンタクトプラグ 22 が形成される。上記コンタクトプラグ 22 は例えば、W (タングステン)がコンタクトホールに埋め込まれることにより形成される。また、上記層間絶縁膜 21-1-21-4 は、例えば SiO_2 膜により形成される

[0023]

0

図1に示すように、各MTJ素子(MTJ<00>~MTJ<22>)の形状は、各MTJ素子の長軸11と短軸12を、長径と短径とする楕円の外周が内側に窪んだ形状となるように形成される。従って、上記長軸11と短軸12を有する各MTJ素子の面積は、上記長軸11と短軸12を長径と短径とする楕円形の面積よりも小さくなるように形成される。

[0024]

さらに、図1乃至図3に示すように、隣接するMTJ素子の長軸11方向の配置周期(ピッチ)13は、隣接するMTJ素子の短軸12方向の配置周期14よりも大きくなるように形成されている。ここで、隣接するMTJ素子の配置周期(ピッチ)とは、MTJ素子が繰り返される周期の距離をいう。

[0025]

次に、各MT J 素子の読み出し/書き込み動作について、MT J < 0 0 > を例に挙げて説明する。

[0026]

先ず、読み出し動作について説明する。一般的にMTJ素子の情報を読み出す場合は、MTJ素子の抵抗値の変化を検出することによって行われる。つまり、固着層24と記録層26のスピンの向きが同一方向の場合は、MTJ素子の比抵抗値は最も小さく、例えば"1"状態となる。同様に、固着層24と記録層26のスピンの向きが反対方向の場合はMTJ素子の比抵抗値は最も大きく、例えば"0"状態となる。尚、固着層24のスピンの向きは固定され、記録層26のスピンの向きは固定されていない。そのため、書き込み動作は専ら記録層26のスピンの向きを反転することにより行われる。

[0027]

読み出し動作は、ワード線WL<0>から、コンタクトプラグ22、下地面導電層23、固着層24、トンネルバリア層25、記録層26、キャップ層27、ビット線BL<0>、と順次電流を流し、ビット線BL<0>に接続された図示しないセンスアンプによりまず電圧値が検出される。さらに、その電圧値から抵

抗値を検出することによって完了する。

[0028]

従って、例えばMT J < 0 0 > の固着層 2 4 のスピンの向きと記録層 2 6 のスピンの向きとが平行の場合は、MT J < 0 0 > の比抵抗値(下地導電層 2 3 ~ キャップ層 2 7 の間の比抵抗値)は最も小さくなる。即ち、例えば"1"状態と読み出される。

[0029]

次に、書き込み動作について説明する。書き込み動作は、ワード線WL及びビット線BLにより発生する合成磁界により記録層26のスピンの向きを反転することにより行われる。先ず、ワード線WL<0>内に電流を流すと、ワード線WL<0>の周りには、いわゆる右ねじの法則に従い磁界が発生する。すると、ワード線WL<0>から発生する磁界により、ワード線WL<0>上のMTJ素子(MTJ<00>から発生する磁界により、ワード線WL<0>上のMTJ素子(MTJ<00>、MTJ<01>、MTJ<02>)の記録層26のスピンが短軸12方向に変化する。さらに、ビット線BL<0>内に電流を流すと、同様にビット線BL<0>の周りには磁界が発生する。このビット線BL<0>から・発生する磁界及び上記ワード線WL<0>から発生する磁界の合成磁界により、MTJ<00>の記録層27のスピンの向きのみが反転する。

[0030]

従って、例えばMT J < 0 0 > の固着層 2 4 のスピンの向きと記録層 2 6 のスピンの向きが反平行となるように書き込まれると、MT J < 0 0 > の比抵抗値は最も大きくなる。即ち、例えば"0"状態と読み出される。以上の動作は、他のMT J 素子(MT J < 0 1 > \sim MT J < 2 2 >)についても同様である。

[0031]

次に、この実施形態に係るMT J素子の形状を有するアステロイド曲線について、図4を用いて説明する。図4は、外形が楕円形状を有するMT J素子及びこの実施形態に係る外形を有するMT J素子のアステロイド曲線を示すグラフである。図4に示す破線は外形が楕円形状を有するMT J素子のアステロイド曲線であり、実線はこの実施形態に係る外形を有するMT J素子のアステロイド曲線である。尚、図4の破線で示すアステロイド曲線を有するMT J素子は、図1で示

す長軸11及び短軸12をそれぞれ長径及び短径とする楕円形の外形を有するM T J 素子である。

[0032]

ここで、アステロイド曲線について説明する。図1に示すMTJ素子の長軸11に沿う方向の反転(スイッチング)の臨界磁界の大きさをhx、短軸12に沿う方向の臨界磁界の大きさをhyとする。上記hx、hyを平面上にプロットすると、図4に示す実線のアステロイド曲線が形成される。この実線のアステロイド曲線において、MTJ素子の記録層26に印加される磁界の合成ベクトルがこの曲線で囲まれた内側の領域(原点0を含む領域)にあれば記録層26のスピンの向きは反転しない。一方、この曲線の外側の領域(原点0を含まない領域)にあれば記録層26のスピンの向きは反転する。従って、一般にはこのアステロイド曲線で囲む領域の面積が小さくなれば反転に要する臨界磁界の大きさは小さくなり、書き込み電流を低減することを意味する。

[0033]

例えば、図4中に示す点40は、実線のアステロイド曲線の内側の領域にあるため、MTJ素子の記録層26のスピンの向きは反転しない。しかし、点41及び点42は、実線のアステロイド曲線の外側の領域にあるため、MTJ素子の記録層26のスピンの向きが反転する。また図4に示すように、実線と破線とで囲まれる領域(点41を含む領域)は、破線のアステロイド曲線の内側の領域にある。そのため、図1で示す長軸11及び短軸12をそれぞれ長径及び短径とする楕円形のMTJ素子は、この実線と破線とで囲まれる領域において、記録層26のスピンの向きを反転することが出来ない。

[0034]

しかし、上記図1に示すようにこの実施形態に係るMTJ素子(MTJ<00 >~MTJ<22>)の形状は、MTJ素子の長軸11と短軸12を、それぞれ 長径と短径とする楕円形よりも内側に窪んだ形状である。この場合、上記長軸1 1と短軸12を有する各MTJ素子の面積は、上記長軸11と短軸12を長径と 短径とする楕円形の面積よりも小さくなる。

[0035]

上記のようなMTJ素子の形状を有することにより、図4の実線で示すアステロイド曲線の形状は、より「くびれた」形状となることがわかった。即ち、hx軸方向及びhy軸方向の書き込み動作の際に要する書き込み磁界が低減する。そのため、書き込み磁界を発生させるために要する、書き込み電流を低減することが出来る。さらに、上記書き込み電流を低減することが出来る結果、誤書き込みに対する書き込み動作マージンが拡大ため、MTJ素子の選択性を向上することが出来る。

[0036]

その一方で、上記のようにMTJ素子の長軸11と短軸12をそれぞれ長径と 短径とする楕円形よりも内側に窪んだ形状となるようにMTJ素子を形成すると 、MTJ素子の記録層26中の磁化は素子の長軸端に向けて収束するような分布 を取る。そのため、MTJ素子の形状が楕円形の時に比べ、特にMTJ素子の長 軸端に現れる磁極が大きくなる。その結果、長径11方向に隣接するMTJ素子 同士の磁気的な干渉が問題となり、データ保持特性が低下する可能性がある。

[0037]

しかし、図1乃至図3に示すように、隣接するMTJ素子の長軸11方向の配置周期(ピッチ)13は、隣接するMTJ素子の短軸12方向の配置周期14よりも大きくなるように形成されている。

[0038]

上記のような構成により、長軸方向に隣接するMT J素子の配置周期が大きくなる。従って、長軸方向に隣接するMT J素子同士の磁気的な干渉により発生する上記のような問題を回避することが出来る。そのため、高いデータ保持特性を維持し、信頼性の高い磁気記憶装置を提供することが出来る。

[0039]

具体的には、例えば、デザインルールが 0.1μ m世代のMRAMにおいて、MTJ素子の長軸11/短軸12をそれぞれ 0.2μ m程度 $/0.1\mu$ m程度とすると、短軸方向のMTJ素子間の距離は、その世代の最小加工寸法に近い 0.1μ m程度、長軸方向のMTJ素子一MTJ素子間の距離はそれよりも大きく 0.15μ m程度とすることが望ましい。この場合、隣接するMTJ素子のピッチ

(配置周期) は、長軸方向/短軸方向で、それぞれ 0.35μ m程度 $/0.2\mu$ m程度となり、長軸方向でより大きくなることが望ましい。

[0040]

ところで、上記図1乃至図3に示すような形状を有するMTJ素子を製造しようとした場合、MTJ素子の形状のバラツキが増大するため、MTJ素子のトンネル抵抗値のバラツキが増大してしまう可能性がある。これは、上記従来技術で記載した第2の課題に相当する問題であり、具体的には製造工程において、以下のような問題が生じる場合がある。

[0041]

この問題について、図5乃至図7を用いて説明する。図5は長方形のマスクパターンを模式的に示す平面図である。図6は長方形のマスクパターンを用いた場合において実際に形成されるマスクパターンを模式的に示す平面図であり、(a) は角の取れた長方形の形状を有するマスクパターンを模式的に示す平面図であり、(b) は楕円形の形状を有するマスクパターンを模式的に示す平面図である。図7は、十字型のマスクパターンを用いた場合において実際に形成されるマスクパターンを模式的に示す平面図である。

[0042]

例えば1Gbit程度の規模のMRAMを製造する場合、単純には1G個程度のMTJ素子の形状が均一に形成されることが望ましい。この場合、リソグラフィー工程で用いるマスク上に形成されるパターンは、単純であることが望ましい。従って、例えば図5に示すような長方形のマスクパターン50を用いることが、マスク描画やマスク検査の観点から見て望ましい形状であると考えられる。ところが、図5のような長方形のマスクパターン50からは、図1で示すような複雑な形状を有するMTJ素子を製造することは困難である。

[0043]

さらに、1 G b i t (ギガビット)程度の規模のMRAMを製造する場合、出来上がりのマスク上に形成される実際のパターンの形状は、図 6 (a) に示すような角の取れた長方形の形状 5 0 - 1 か、若しくは図 6 (b) に示すような楕円形の形状 5 0 - 2 となる。

[0044]

ここで、図1に示すような形状を有するMTJ素子を製造するためには、例えば図7のようにマスクパターンを複雑化することが考えられる。図7に示すように、破線は十字型のマスクパターン51であり、実線は上記十字型のマスクパターン51を用いた場合において実際に形成されるマスクパターン52である。

[0045]

しかし、図7に示すマスクパターン51を用いた場合であっても以下のような問題が発生する。先ず、加工最小寸法に近い短軸長をもったMTJ素子を作成するために、図7のような加工最小寸法以下の突起部等を設けると、加工バラッキが大幅に増大してしまう。また、単純形状でない形状をマスク上に形成するためには、複雑なマスク描画手法や複雑なマスク検査工程を必要とし、トータルの製造コストを著しく増大させてしまう。従って、図7で示すマスクパターン51を用いて、安価でしかも均一な形状を有するMTJ素子を製造することは困難である。

[0046]

上記のような問題を解決するこの発明の一実施形態に係る磁気記憶装置の製造 方法について、図1乃至図3で示した磁気記憶装置の製造方法を例にとり図8乃 至図10を用いて説明する。

[0047]

図8(a)~図10(a)は、この発明の一実施形態に係る磁気記憶装置の製造方法を模式的に示す平面図である。図8(b)~図10(b)は、図8(a)~図10(a)中のY-Y´線で切り矢印の方向に見た断面構造図である。図8(c)~図10(c)は、図8(a)~図10(a)中のX-X´線で切り矢印の方向に見た断面構造図である。

[0048]

先ず、図8(a)~(c)に示すように、半導体基板20中に種々の素子を形成した後、この基板20の主表面上に層間絶縁膜21-1及び層間絶縁膜21-2を例えば、CVD(Chemical Vapor Deposition)法により順次形成する。上記層間絶縁膜21-2中のロウ方向に沿って、例えばA1(アルミニウム)等に

よりワード線WL(WL<0>~WL<2>)を形成する。さらにMT J素子の形成予定位置における層間絶縁膜 21-2 中に上記ワード線WLと接続するように、例えばW(タングステン)によりコンタクトプラグ 22 を形成する。引き続き、上記層間絶縁膜 21-2 及びコンタクトプラグ 22 上の全面に、MT J素子となる以下の積層膜、下地導電層 23 、固着層 24 、トンネルバリア層 25 、記録層 26 、及びキャップ層 27 を例えば 25 で の法により順次形成する。

[0049]

次に、キャップ層27上の全面にフォトレジスト55を形成する。さらに、例えばフォトリソグラフィー法により、隣接する4つのMTJ素子となるべき位置の中心に、長方形のマスクパターン56を用いてフォトレジスト55に開孔部57を作る。このとき、開孔部57の実際の形状はおよそ楕円柱の形状58となる。ここで、上記長方形のマスクパターン56は、隣接するMTJ素子となる長軸方向の配置周期(ピッチ)13が、隣接するMTJ素子となる短軸方向の配置周期14よりも大きくなるように、フォトレジスト55を形成する。

[0050]

次に図9 (a)~(c)に示すように、例えば酸素雰囲気中でCDE(Chemical Dry Etching)法により等方的に上記フォトレジスト55を均一に後退させる。

[0051]

この工程において、フォトレジスト55に形成された楕円柱の形状58を有する開口部57を等方的に広げ、開口部57の少なくとも長軸の両端部及び短軸の両端部を、隣接する開口部57の長軸の両端部及び短軸の両端部とオーバーラップさせる。

[0052]

従って、最終的に図9(a)に示すようなMTJ素子となるべき長軸と短軸を それぞれ長径と短径とする楕円形よりも内側に窪んだパターン形状を有するフォ トレジスト55が残存する。

[0053]

次に図10(a)~(c)に示すように、上記残存したフォトレジスト55をマスクとして用いて、MTJ素子を形成する積層膜(キャップ層27、記録層2

6、トンネルバリア層 2 5、固着層 2 4、下地導電層 2 3)を例えばRIE(Re active Ion Etching)法により順次エッチングする。以上の工程により、上記凹部(MTJ素子内側に向かって凸の曲線)を持った形状を有するMTJ素子を形成する。

[0054]

次に、例えばCVD法により層間絶縁膜 21-3 として例えばS i O 2 を全面に形成する。さらに、この層間絶縁膜 21-3 を例えばCMP(Chemical Mechanical Polishing)により平坦化する。その後、MT J 素子上における層間絶縁膜 21-3 上に、ワード線WLと交差するようにビット線BL(BL<0><BL<2>)を形成する。引き続き、全面に例えばCVD法により層間絶縁膜 21-4 を形成する。

[0055]

以上の製造工程により、図1乃至図3で示した磁気記憶装置を形成することが 出来る。

[0056]

図9(a)~(c)に示したように、隣接した配置した長方形のパターンのフォトレジスト55を等方的に後退させて開口部57を広げ、隣接する4つの楕円で挟まれた領域のフォトレジストを残存させてMTJ素子の平面形状を設定する。従って、等方的にエッチングする時間等を制御することにより、長軸と短軸を制御することが出来る。

[0057]

上記のような製造方法により、長方形のマスクパターンのみにより、所望の形状を有するMTJ素子を製造することが出来る。そのため、マスク作成及び検査等を簡略化し、製造コストを低減することが出来る。

[0058]

また通常の製造方法では、例えばフォトレジストにパターン形成された開口部を用いて素子のパターン形状を形成する場合が考えられる。しかし、上記のようにこの実施形態では、残存したフォトレジスト55のパターン形状をマスクとして用いることにより、磁気抵抗効果素子のパターン形状を形成する。

[0059]

さらに、図8(a)~(c)に示したように、長方形のマスクパターン56は、隣接するMTJ素子となる長軸方向の配置周期(ピッチ)13が、隣接するMTJ素子となる短軸方向の配置周期14よりも大きくなるように、例えばフォトリソグラフィー法によりフォトレジスト55に露光及び現像を行うことにより形成する。

[0060]

上記のような製造方法により、MTJ素子の配置は、隣接するMTJ素子の配置周期(ピッチ)が、MTJ素子の長軸方向に長く、MTJ素子の短軸方向に短くなるように形成することが出来る。さらに、長軸方向に隣接するMTJ素子の配置関係が長いことにより、露光マージンを広げることが出来る。従って、信頼性が高く安価な磁気記憶装置を形成することが出来る。

$[0\ 0\ 6\ 1]$

[変形例]

上記の実施形態では、図1乃至図3に示すような形状を有するMTJ素子を例に挙げて説明した。しかし、MTJ素子の形状の面積が、MTJ素子の長軸及び短軸をそれぞれ長径及び短径とする楕円の面積よりも小さいということを満足すれば種々の変形例が考えられる。即ち、例えばMTJ素子の形状が図1のMTJ素子の形状に比べさらに凹部(MTJ素子内側に向かって凸の曲線)を持った形状や、MTJ素子の長軸及び短軸をそれぞれ長径および短径とする楕円にほぼ内接するような形状であることも可能である。このような形状であっても、上記実施形態に示すMTJ素子と同様な効果を得ることが出来る。以下、その変形例について図11及び図12を用いて説明する。

[0062]

図11は、凹部(MTJ素子内側に向かって凸の曲線)を持った形状を有するMTJ素子の一例を示す平面図である。図12は、長軸及び短軸をそれぞれ長径および短径とする楕円にほぼ内接するような形状を有するMTJ素子の一例を示す平面図である。以下、この変形例の説明において、上記実施形態と重複する部分の図面及び説明を省略する。

[0063]

先ず、図11に示すように、実線は長軸43及び短軸44を有するMTJ素子の形状であり、破線45は長軸43及び短軸44を有する楕円の形状である。実線で示すMTJ素子の形状は、破線45で示す長軸43及び短軸44を有する楕円の形状より、凹部を持った形状を有している。そのため、実線で示すMTJ素子の面積は、長軸43及び短軸45を有する楕円の面積よりも小さくなる。

[0064]

上記のような構成により、実線で示す形状を有するMTJ素子のアステロイド曲線は、破線45で示す楕円の形状を有するMTJ素子のアステロイド曲線よりも「くびれた」形状となる。即ち、上記実施形態と同様に、書き込み電流を低減することが出来る。さらに、上記書き込み電流を低減することが出来るため、MTJ素子の選択性が向上し、誤書き込みに対する動作マージンが拡大する。

[0065]

さらに、図11に示すMTJ素子の長軸43の方向に隣接する配置周期は、MTJ素子の短軸43の方向に隣接する配置周期よりも大きくなるように形成される(図示せず)。

[0066]

上記のような構成により、長軸方向に隣接するMTJ素子の配置周期が大きくなる。そのため、隣接するMTJ素子同士の磁気的な干渉の問題を回避し、高いデータ保持特性を維持することが出来るため、信頼性の高いMTJ素子を提供することが出来る。

[0067]

尚、上記図11に示すMT」素子の形状のように、MT」素子の外周形状の全てが内側に凸の形状を有しない場合であっても、上記と同様な効果を発揮することが出来る。即ち、MT」素子の外周形状の少なくとも一部が内側の方向に凸な形状を有する場合であっても、その一部においてアスタリスク曲線は「くびれた」形状を有するからである。

[0068]

さらに図12は、MTJ素子の長軸及び短軸をそれぞれ長径および短径とする

精円にほぼ内接するような形状を有するMTJ素子の一例を示す平面図である。 図12に示す実線は長軸45及び短軸46を有するMTJ素子の形状であり、破線47は長軸46及び短軸47を有する楕円の形状である。

[0069]

図12に示すように、実線で示すMTJ素子の形状は、MTJ素子の長軸45 及び短軸46をそれぞれ長径および短径とする楕円にほぼ内接している。そのため、実線で示すMTJ素子の面積は、長軸44及び短軸45を有する楕円の面積よりも小さくなる。

[0070]

従って上記と同様に、書き込み電流を低減し、誤書き込みに対する動作マージンが拡大するためMT J素子の選択性を向上させることが出来る。

[0071]

さらに、図12で示すMTJ素子の長軸45の方向の隣接する配置周期は、MTJ素子の短軸46の方向の隣接する配置周期よりも大きくなるように形成される(図示せず)。

[0072]

上記のような構成により、隣接するMTJ素子同士の磁気的な干渉の問題を回避し、高いデータ保持特性を維持することが出来るため、信頼性の高いMTJ素子を提供することが出来る。

[0073]

次に、この発明の一変形例に係る磁気記憶装置の製造方法について、以下の図 13万至図15を用いて説明する。

[0074]

図13(a)~図15(a)は、この変形例に係る磁気記憶装置の製造工程を模式的に示す平面図である。図13(b)~図15(b)は、図13(a)~図15(a)中のY-Y´線で切り矢印の方向に見た断面構造図である。図13(c)~図15(c)は、図13(a)~図15(a)中のX-X´線で切り矢印の方向に見た断面構造図である。

[0075]

先ず、図13 (a) \sim (c) に示すように、上記実施形態と同様の工程により 半導体基板20の主表面上に、層間絶縁膜21-1、層間絶縁膜21-2、ワー ド線WL (WL $<0>\sim$ WL<2>)、及びコンタクトプラグ22を形成する。 その後、全面に下地導電層23、固着層24、トンネルバリア層25、記録層26、及びキャップ層27を形成する。

[0076]

さらに、全面に例えばCVD法により、第1のハードマスク61を形成する。 さらに、第1のハードマスク61上の全面に例えばCVD法により、第2のハードマスク62を形成する。その後、第2のハードマスク62上の全面に、フォトレジスト55を形成する。尚、上記第1のハードマスク61は例えばSiO2等により形成され、上記第2のハードマスク62は例えばSiN等により形成される。

[0077]

さらに、上記実施形態と同様の工程により、長方形のマスクパターン56を用いてフォトレジスト55に開孔部57を形成する。このとき、開孔部57の実際の形状はおよそ楕円柱の形状58となる。さらに、上記フォトレジスト55をマスクとして用いて、例えばRIE法により第2のハードマスク62にフォトレジストに形成された開口部57と同様の形状の開口部63(図示せず)を形成する

[0078]

次に図14(a)~(b)に示すように、上記フォトレジスト55をアッシングにより除去した後、第2のハードマスク62に形成された開口部63を例えばCDE法により等方的にエッチングする。この工程において、第2のハードマスク62に形成された楕円柱の形状を有する開口部63を等方的に広げ、上記開口部63の少なくとも長軸の両端部及び短軸の両端部を、隣接する開口部63の長軸の両端部及び短軸の両端部とオーバーラップさせる。

[0079]

以上のような工程により、MTJ素子となるべき長軸と短軸をそれぞれ長径と 短径とする楕円形よりも内側に窪んだ形状を有する第2のハードマスク62が残 存する。

[0080]

次に図15(a)~(b)に示すように、第2のハードマスク62をマスクとして用いて、例えばRIE法により第1のハードマスク61をエッチングする。 更に、上記第1のハードマスク61をマスクとして用いて、例えばRIE法によりMTJ素子となるべき、キャップ層27、記録層26、トンネルバリア層25、固着層24、及び下地導電層23を順次エッチングする。

[0081]

さらに、マスクとして用いた第2のハードマスク62及び第1のハードマスク61を除去する。その後、例えばCVD法により層間絶縁膜21-3として例えば SiO_2 等を全面に形成する。さらに、この層間絶縁膜21-3を例えばCMP法により平坦化する。その後、MTJ素子上におけるカラム方向に沿って、上記層間絶縁膜21-3中にビット線BL<2>を形成する。さらに、例えばCVD法により全面に層間絶縁膜21-4を形成する。

[0082]

以上の製造工程により、この変形例に係る磁気記憶装置を形成することが出来る。

[0083]

上記図14(a)~(b)に示すように、上記フォトレジスト55をアッシングにより除去した後、第2のハードマスク62に形成された開口部63を例えばCDE法により等方的にエッチングする。以上の工程により、MTJ素子となるべき長軸と短軸をそれぞれ長径と短径とする楕円形よりも内側に窪んだ形状を有する第2のハードマスク62が残存する。

[0084]

上記のような製造工程により、上記CDE法によりMTJ素子となるべき長軸と短軸をそれぞれ長径と短径とする楕円形よりも内側に窪んだ形状を有する第2のハードマスク62を形成する際に、MTJ素子となるべき磁性材料等が露出することがない。即ち、この工程において、第2のハードマスク62の下にはさらに第1のハードマスク61が存在するため、MTJ素子となる積層膜(キャップ

層27~固着層23)が露出することはない。従って、MTJ素子への上記工程における酸化等の悪影響を防止すると共に、CDE法の最適化が容易となるため形状制御性を向上することが出来る。その結果、高い歩留まりと高い信頼性を有する磁気記憶装置を製造することが出来る。

[0085]

尚、以上の実施形態及び変形例おいては、磁気抵抗効果素子の一例としてMT J素子を用いて説明をした。しかし、この発明はMTJ素子に限定されず、GM R素子、CMR素子等他の磁気抵抗効果素子を用いることも可能である。

[0086]

以上、実施の形態及びその変形例を用いて本発明の説明を行ったが、この発明は上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

[0087]

【発明の効果】

以上説明したようにこの発明によれば、データ保持特性を維持しながら書き込み電流を低減する磁気記憶装置を提供することが出来る。

[0088]

さらに、上記磁気記憶装置を安価でしかも均一な形状に形成することが出来る 磁気記憶装置の製造方法を提供することが出来る。

【図面の簡単な説明】

- 【図1】 この発明の一実施形態に係る磁気記憶装置を模式的に示す平面図
- 【図2】 図1におけるY-Y´線で切り矢印の方向に見た断面構造図。

- 【図3】 図1におけるX-X´線で切り矢印の方向に見た断面構造図。
- 【図4】 この発明の一実施形態に係る外形が楕円形状を有するMTJ素子及び一実施形態に係る外形を有するMTJ素子のアステロイド曲線を示すグラフ。
- 【図5】 この発明の一実施形態の磁気記憶装置の製造方法に用いる長方形のマスクパターンを模式的に示す平面図。
- 【図6】 図5に示す長方形のマスクパターンを用いた場合における実際に 形成されるマスクパターンを模式的に示す平面図であり、(a) は角の取れた長 方形の形状を有するマスクパターンを模式的に示す平面図、(b) は楕円形の形 状を有するマスクパターンを模式的に示す平面図。
- 【図7】 この発明の一実施形態の磁気記憶装置の製造方法に係る十字型のマスクパターンを用いた場合において、実際に形成されるマスクパターンを模式的に示す平面図。
- 【図8】 この発明の一実施形態に係る磁気記憶装置の製造方法を説明するためのもので、(a) は第1の工程を模式的に示す平面図、(b) は(a) 中の Y-Y 、線で切り矢印の方向に見た断面構造図、(c) は(a) 中の X-X 、線で切り矢印の方向に見た断面構造図。
- 【図9】 この発明の一実施形態に係る磁気記憶装置の製造方法を説明するためのもので、(a)は第2の工程を模式的に示す平面図、(b)は(a)中のY-Y 線で切り矢印の方向に見た断面構造図、(c)は(a)中のX-X 線で切り矢印の方向に見た断面構造図。
- 【図10】 この発明の一実施形態に係る磁気記憶装置の製造方法を説明するためのもので、(a)は第3の工程を模式的に示す平面図、(b)は(a)中のY-Y´線で切り矢印の方向に見た断面構造図、(c)は(a)中のX-X´線で切り矢印の方向に見た断面構造図。
- 【図11】 この発明の一変形例に係る凹部(MTJ素子内側に向かって凸の曲線)を持った形状を有するMTJ素子の一例を示す平面図。
- 【図12】 この発明の一変形例に係る長軸及び短軸をそれぞれ長径および 短径とする楕円にほぼ内接するような形状を有するMTJ素子を示す平面図。

- 【図13】 この発明の一変形例に係る磁気記憶装置の製造方法を説明するためのもので、(a)は第1の工程を模式的に示す平面図、(b)は(a)中のY-Y $^{\prime}$ 線で切り矢印の方向に見た断面構造図、(c)は(a)中のX-X $^{\prime}$ 線で切り矢印の方向に見た断面構造図。
- 【図14】 この発明の一変形例に係る磁気記憶装置の製造方法を説明するためのもので、(a)は第2の工程を模式的に示す平面図、(b)は(a)中のY-Y $^{\prime}$ 線で切り矢印の方向に見た断面構造図、(c)は(a)中のX-X $^{\prime}$ 線で切り矢印の方向に見た断面構造図。
- 【図15】 この発明の一変形例に係る磁気記憶装置の製造方法を説明するためのもので、(a)は第3の工程を模式的に示す平面図、(b)は(a)中のY-Y $^{\prime}$ 線で切り矢印の方向に見た断面構造図、(c)は(a)中のX-X $^{\prime}$ 線で切り矢印の方向に見た断面構造図。


【符号の説明】

MT J < 0 0 > ~ MT J < 2 2 > …MT J 素子、1 1 …MT J 素子の長軸、1 2 …MT J 素子の短軸、1 3 …隣接するMT J 素子の長軸方向における配置周期、1 4 …隣接するMT J 素子の短軸方向における配置周期、B L < 0 > ~ B L < 2 > …ビット線、W L < 0 > ~ W L < 2 > …ワード線。


【書類名】

図面


【図1】




【図2】




【図3】



【図4】



【図5】




50-1


(b)

50


【図6】









【図8】




【図9】




【図10】




【図11】





【図12】




【図13】










【図14】



【図15】







ページ: 1/E

【書類名】

要約書

【要約】

【課題】データ保持特性を維持しながら書き込み電流を低減する磁気記憶装置を 提供することを目的とする。

【解決手段】マトリクス状に配置される複数の磁気抵抗効果素子MTJ<00>
~MTJ<22>を備え、前記各磁気抵抗効果素子は、前記磁気抵抗効果素子の 長軸11及び短軸12をそれぞれ長径および短径とする楕円に実質的に内接した パターン形状を有し、隣接する前記磁気抵抗効果素子の前記長軸方向の配置周期 13は、前記短軸方向の配置周期14よりも大きいことを特徴とする。

【選択図】 図1

特願2003-208089

出 願 人 履 歴 情 報

識別番号

[000003078]

1. 変更年月日 [変更理由]

2001年 7月 2日 住所変更

住所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝